Ein individuelles IoT-PCB entwerfen: vom Schaltplan zur Fertigung

Eine individuelle Leiterplatte ist das Herzstück jedes IoT-Produkts. Ein korrektes Design bedeutet zuverlässige Signalintegrität, gute RF-Leistung, lange Batterielaufzeit und eine fertigbare Platine. Ein fehlerhaftes Design bedeutet Neuauflagen, gescheiterte Zertifizierungen und verzögerte Liefertermine.

Schaltplanerfassung

Beginnen Sie mit der Applikationsschaltung aus dem Datenblatt Ihrer MCU. Ergänzen Sie dann: Entkopplungskondensatoren an jedem Versorgungspin (100 nF Keramik + 10 μF Bulk pro Versorgungsschiene), Reset-Schaltung, Programmier-/Debug-Schnittstelle (SWD für STM32, JTAG/USB für ESP32) sowie Status-LEDs mit strombegrenzenden Widerständen.

RF-Antennen-Layout

Die RF-Sektion ist der Bereich, in dem die meisten Erstentwickler Fehler machen:

• Sperrzone — Kein Kupfer (einschließlich GND-Fläche) unter der Antenne. Halten Sie sich exakt an die vom Modul empfohlene Sperrzone.
• 50-Ω-Leiterbahn — Berechnen Sie die Leiterbahnbreite für 50 Ω auf Ihrem Lagenaufbau (typischerweise 2,9 mm auf 0,8 mm FR4).
• Durchgängige Massefläche — Durchgehende Massefläche unter der RF-Sektion, ausgenommen die Sperrzone. Stitching-Vias entlang des Umfangs.

// Modul-Datenblatt: 3,5 mm Sperrzone zur PCB-Kante
// Keine Kupferflächen, Leiterbahnen oder Vias in dieser Zone
// Empfohlen: PCB-Aussparung unter der Antenne für bessere Abstrahlung
// Vor der Zertifizierung mit einem Spektrumanalysator testen

Stromversorgungsdesign

Für batteriebetriebenes IoT: LDO für Verbraucher mit geringem Strom (<50 mA), Schaltregler für höhere Lasten. Trennen Sie analoge und digitale Versorgungsdomänen mit Ferritperlen. Platzieren Sie Bulk-Kondensatoren nahe am Reglerausgang.

DFM vor dem Versand an die Fertigung

Führen Sie in Ihrem EDA-Tool einen DRC durch und prüfen Sie dann manuell: minimale Leiterbahnbreite/-abstände für Ihren Fertiger, minimalen Via-Bohrdurchmesser, Fiducials auf beiden Lagen, Courtyard-Abstände sowie korrekte Orientierungsmarkierungen an gepolten Bauteilen. Erste Neuauflagen gehen fast immer auf DFM-Probleme zurück.

Signalintegrität für schnelle digitale Schnittstellen

Moderne IoT-SoCs enthalten schnelle Peripherie — USB 2.0, SPI mit 40 MHz+, I2S für Audio, SDIO für WLAN. Jede hat spezifische Layout-Anforderungen, um die Signalintegrität zu wahren. Halten Sie bei USB 2.0 eine differenzielle Impedanz von 90 Ω auf dem D+/D--Paar ein; berechnen Sie Leiterbahnbreite und -abstand für Ihren Lagenaufbau mit einem Rechner für kontrollierte Impedanz. Führen Sie differenzielle Paare als längenangepasste Paare mit weniger als 5 mil Längenunterschied. Keine Vias auf differenziellen Paaren — durchgängig auf derselben Lage routen.

Behandeln Sie SPI-Leiterbahnen bei Geschwindigkeiten über 20 MHz als Übertragungsleitungen: Passen Sie die Quellimpedanz mit Serienwiderständen an (typischerweise 22–47 Ω), halten Sie die Leiterbahnen kurz (unter 5 cm) und fügen Sie direkt unter den Signallagen eine Massefläche hinzu, um die Impedanz zu kontrollieren. Führen Sie die Taktleitung kürzer als die Datenleitungen, um Unterschiede in der Routing-Verzögerung auszugleichen.

Wärmemanagement

Der ESP32-S3 verbraucht unter voller WLAN-Last bis zu 500 mW. In einem geschlossenen Gehäuse ohne Luftstrom erhöht dies die lokale PCB-Temperatur um 15–25 °C über die Umgebungstemperatur — was den Chip in heißen Umgebungen über seine Sperrschichttemperaturgrenze von 85 °C treiben kann. Thermische Vias unter dem freiliegenden Pad des SoC leiten die Wärme zur Massefläche auf den unteren Lagen ab. Eine Massefläche auf allen ungenutzten Bereichen aller Lagen wirkt als verteilter Wärmeverteiler.

Berechnen Sie für Stromversorgungs-ICs (Schaltregler, LDOs) den Wärmewiderstand von der Sperrschicht zur Umgebung anhand der Wärmewiderstandswerte aus dem Datenblatt des ICs (θJC und θJA). Stellen Sie sicher, dass die erwartete Sperrschichttemperatur über den gesamten Betriebstemperaturbereich mit 20 °C Reserve unter dem Maximalwert bleibt. Unzureichende thermische Reserve ist eine häufige Ursache für Produktionsausfälle in heißen Klimazonen oder bei Installationen in direkter Sonneneinstrahlung.

Fertigungsdokumentation

Eine vollständige, korrekte Fertigungsdokumentation zu liefern ist ebenso wichtig wie das Design selbst. Das Fertigungspaket muss enthalten: Gerber-Dateien im RS-274X-Format für alle Lagen (Kupfer, Lötstopplack, Bestückungsdruck, Bohrungen, Platinenumriss), Bohrdatei im Excellon-Format, Pick-and-Place-Datei im CSV-Format (Bauteilreferenz, X/Y-Koordinaten, Drehung, Lage), Stückliste im CSV-Format mit Hersteller-Teilenummern und freigegebenen Alternativen für jedes Bauteil, Bestückungszeichnungen mit Bauteilplatzierung und etwaigen Sonderanweisungen sowie ein PCB-Spezifikationsblatt (Lagenaufbau, Anforderungen an kontrollierte Impedanz, Oberflächenveredelung, Anforderungen an den Bestückungsdruck).

Fehler in der Fertigungsdokumentation verursachen Produktionsverzögerungen, die mehr kosten als die gesamte PCB-Designphase. Verwenden Sie eine Freigabe-Checkliste für das Design und lassen Sie einen zweiten Ingenieur das Paket prüfen, bevor Sie es an den Auftragsfertiger senden. Führen Sie einen abschließenden DRC gegen die spezifischen Designregeln Ihres Auftragsfertigers durch — verschiedene Fertiger haben unterschiedliche minimale Strukturgrößen, und was bei einem Fertiger akzeptabel ist, kann bei einem anderen zu Ausbeuteproblemen führen.